(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-173672 (P2003-173672A)

(43)公開日 平成15年6月20日(2003.6.20)

(51) Int.CL' G11C 11/15	候別記号 180 120	FI G11C 11/15	テーマコード(\$%) 180 120 140
	140		140

客査請求 未請求 請求項の数1 OL (全 12 頁)

(21) 出顧番号 (22) 出顧日 (31) 優先権主張為号 (32) 優先日 (33) 優先権主張國	特爾2002-331788(P2002-331788) 平成14年11月15日(2002.11.15) 0 9/9 9 8 2 1 6 平成13年12月 3 日(2001.12.3) 米因(US)	398038580 ヒューレット・パッカード・カンパニー HEWLETT-PACKARD COM PANY アメリカ合衆国カリフォルニア州パロアルト ハノーパー・ストリート 3000 ルン・ティー・トラン アメリカ合衆国カリフォルニア州95070, サラトガ,ウッドプリー・コート・5085 100063897 弁理士 古谷 馨 (外3名)
		具体質に絞く


放映貝に吹く

(54) 【発明の名称】 メモリアレイ内の温度変動に対する書込み電流による補債

(57)【要約】

【課題】メモリアレイ内の保磁力の変化を正確に補償することができるメモリデバイスを提供する。

【解決手段】本発明のメモリデバイス(50)は、基板を有するメモリアレイ(100)、基板上に配置されたメモリセル(130)のアレイ、メモリセル(130)に結合された行導体(110)及び列導体(120)を備える。メモリデバイス(50)は、また、メモリアレイ(100)の温度変化に応答する可変の容込み電流を生成する電流源(700,800)を備える。可変の容込み電流は、アレイの温度が変化するに従い変化するメモリセル(130)の保持力の変化を調整するように生成される。電流源(700,800)は、容込み電流を正確に調整することができるようにするために、電流センサに対して連続的かつ即時に出力を提供する温度センサ(750,850)を備えることができる。メモリデバイス(50)の動作を停止して電流源を較正する必要はない。



pest Available Copy

(2)

10

1

【特許請求の範囲】

【請求項1】メモリデバイス (50) であって、 メモリアレイ (100) と、第1の電流源 (700、8 00) と、第2の電流源 (700、800) とを備え、 前記メモリアレイ (100) は、

基板と、

該基板上に配置されるメモリセル (130) のアレイ (100) と、

前記メモリセル(130)に結合される複数の第1の導体(110)と、

前記メモリセル (130) に結合される複数の第2の導体 (120) とを備え、

前記第1の導体(110)は前記第2の導体(120) と前記メモリセル(130)において交差し、

前記第1の電流源(700、800)は、前記第1の導体(110)に選択的に結合され、選択された第1の導体(110)に第1の書込み電流を与えることが可能であり、前記第1の電流源は、前記メモリアレイ(100)の温度を検知するために配置される第1の温度センサ(750、850)は、前記第1の書込み電流を調整し、前記メモリアレイ(100)内の温度変動を補償するための出力を与え、

前記第2の電流源(700、800)は、前記第2の導体(120)に選択的に結合されることからなる、メモリデバイス。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明の技術分野は交点メモリアバイス(交差点メモリアバイスともいう。尚、本明細奮においては、アバイスには装置も含まれる)である。より具体的には、本発明の技術分野は、メモリアレイ内の温度変動の結果として生じる保磁力変化を補償するために、沓込み電流を変化させる舎込み回路を有するメモリアバイスである。

[0002]

【従来の技術】磁気ランダムアクセスメモリ(MRAM)は1つの提案されているタイプの不揮発性メモリである。MRAMデバイスからのデータのアクセスは、ハードドライブのような従来の長期記憶デバイスからのデ 40ータのアクセスよりはるかに速い。図1は、行導体14と列導体16との交点に配置された抵抗性メモリセル12を有する従来のMRAMメモリアレイ10を示す。各メモリセル12は、「1」および「0」の二値状態を格納することができる。

【0003】図2は従来のMRAMメモリセル12を示す。メモリセル12はピン止め層 (pinned layer:ピン止めされた層) 24および自由層 (フリー層) 18を含む。ピン止め層24は、矢印26によって示される、固定された向きを有する磁化を有する。自由層18の磁化 50

2

は、双方向の矢印28によって示されており、自由層18の「容易軸」に沿った2つの方向のうちのいずれかに向けられることができる。自由層18およびピン止め層24の磁化が同じ方向である場合には、メモリセル12の向きは「平行」である。それらの磁化が逆方向である場合には、向きは「逆平行」である。2つの向きは「逆平行」である。2つの向きは「ガル「1」および「0」の二値状態に対応する。自由層18よびピン止め層24は、絶縁性トンネル障壁層20によって、自由層18とピン止め層24との間に、量子カンネル効果が生じることが可能になる。このトンネル効果が生じるであり、このため、メモリカトンネル効果が生じるであり、このため、メモリセル12の抵抗は、自由層18およびピン止め層24の相対的な磁化の向きの関数になる。

【0004】メモリアレイ10内の各メモリセル12は、各込み動作によって変更される二値状態を有することができる。選択されたメモリセル12において交差する行導体14および列導体16に供給される各込み電流IxおよびIyが、ピン止め層24に対して平行と逆平行との間で自由層18の磁化を切り替える。列導体16を通って電流Iyが流れる結果として磁界Hxが生じ、行導体14を通って電流Ixが流れる結果として磁界Hyが生じる。磁界HxとHyは合成されて、メモリセル12の磁化の向きを平行から逆平行に切り替える。電流Ixとともに電流-Iyを加えて、メモリセル12(の磁化)を平行に戻すことができる。

【0005】メモリセル12の状態を平行から逆平行に、あるいはその逆に切り替えるために、ナノーHxおよびHyによって生成される合成磁界は、メモリセル12の臨界切替え磁界(critical switching field)Hcよりも大きくなる。IxおよびIyのための電流の大きさは、HxおよびHyが小さすぎると、選択されたメモリセル12の向きが切り替わらないので、注意深く選択されなければならない。HxおよびHyが大きすぎると、選択されたメモリセル12の行導体14あるいは列導体16上のメモリセル12が、単独で作用するHxあるいはHyのいずれか一方の作用によって切り替えられる場合がある。これらの選択されないメモリセル12は、「半分選択された」メモリセルと呼ばれる。

【0006】1つのアレイを動作させ、周囲温度が変化することにより、そのアレイの温度が変動し、それによりメモリセルの保磁力が変化するようになるので、従来のMRAMアレイにおいては問題が生じる。メモリセルの保磁力の変化は、臨界切替え磁界Hcを変化させ、それはさらに、セルの状態を切り替えるために必要ととれる磁界HxおよびHyを変化させる。この条件によって、IxまたはIy単独の作用に起因して半分選択されたメモリセルの行全体または列全体がプログラムされることになる可能性が高くなるか、あるいは舎込み電流IxおよびIyが選択されたメモリセルを切り替えるには

(3)

3

不十分になる可能性が高くなる。

[0007]

【発明が解決しようとする課題】それゆえ、本発明の目的は、メモリアレイ内の保磁力の変化を正確に補償することができるメモリアバイスを提供することである。本発明の別の目的は、過度に複雑にすることなく、保磁力の変化を補償することができるメモリアバイスを提供することである。

100081

【課題を解決するための手段】第1の態様によれば、メ 10 モリデバイスは、基板と、基板上に配置されるメモリセルのアレイと、メモリセルに結合される複数の行導体と、メモリセルに結合される複数の列導体とを有するメモリアレイを含む。また、そのメモリデバイスは、メモリアレイ内の温度変化に応じて、可変の普込み電流を生成する1つあるいは複数の電流源も含む。可変善込み電流は、アレイの温度が変化する際のメモリセルの保磁力の変化を吸収または調整するように生成される。電流源は、電流源によって生成される普込み電流を正確に調整できるようにするために、維統的に直ちに出力を与える 20 ことができる温度センサを含む。

【0009】第1の態様によれば、電流源は、温度センサからの出力に応じて、アレイ内の温度変動を自動的に補償することができる。電流源を較正するために、メモリデバイスの動作を停止する必要はない。また、第1の態様によれば、出力を生成するために温度センサによって用いられる温度が書込み電流の生成と同時に得られるので、電流源は書込み電流に対して正確な調整を行うことができる。

【0010】また、第1の態様によれば、奮込み電流の調整を、温度センサからのアナログ入力によって行うことができる。奮込み電流を調整するためにデジタル処理が必要とされないため、メモリデバイスの複雑さが低減される。

【0011】第2の懸様によれば、メモリデバイスにおいて舎込み電流を生成する方法は、温度センサに第1の電圧を印加するステップと、舎込み電流が複数の導体のうちの1つに流れるようにするステップと、電流源において温度センサからの出力を受信するステップと、温度センサからの出力に応じて舎込み電流を調整するステップとを含む。

【0012】第2の態様によれば、デバイスの動作を停止することなく、生成される番込み電流を調整することができる。出力を生成するために温度センサによって用いられる温度を普込み電流の生成と同時に得ることができので、その舎込み電流はメモリアレイ内のメモリセルを切り替えるのに適している。さらに、舎込み電流を、 巻込みプロセスの複雑さを低減するアナログ動作を用いて生成することができる。

【0013】他の態様および利点は、添付の図面と共

4

に、以下の詳細な説明から明らかになるであろう。 【0014】

【発明の実施の形態】以下に添付の図面を参照して本発明の詳細な説明を行う。なお、図面において、同じの参照番号は同じまたは同様の構成要素を指している。

【0015】メモリデバイスにおける温度変動を補償するために可変の各込み電流を与えることができるメモリデバイスを、好ましい実施形態および図面を用いて説明する。

【0016】図3はメモリデバイス50の概略図である。メモリデバイス50は、コントローラ52と、列デコーダ54と、行デコーダ56と、メモリアレイ100と、普込み選択スイッチのバンク200と、読出し/普込み選択スイッチのバンク300と、設出し/普及み終了選択スイッチのバンク400と、香込み終了選択スイッチのバンク500と、センス増幅器600と、電流源の10とを含む。メモリデバイス50は3つの同じ電流源700を有するものとして示されているが、電流源の他の実施形態を、メモリデバイス50の1つあるいは複数の場所において用いることができる。電流源の実施形態については、図7~図10を参照して詳細に後述する。

【0017】コントローラ52は、メモリデバイス50の読出しおよび含込み動作を制御する。コントローラ5記代デコーダ56に接続され、行デコーダ56に、交を出し/含込み(R/W)データおよびアドレスデータを含むコマンドを送信する。行デコーダ56はスイッチバンク400および500内のスイッチのゲートに接続され、コントローラ52は列デコージ54に接続され、列デコーダ54はスイッチバンクションのスイッチはよび300内のスイッチはよび300内のスイッチは表されている。しかしながら、たとえば、FETやMOSFETスイッチのようなスイッチ、および他のスイッチを用いることもできる。

【0018】メモリアレイ100はメモリデバイス50のためのデータを格納する。メモリアレイ100では、行導体110が水平な行方向に延在し、列導体120が垂直な列方向に延在する。行導体110は、メモリセル130において列導体120と交差する。各メモリセル130は、1または0のいずれかの二値状態を格納することができる。図3には、説明のために、24個のメモリセル130において交差する、3行の行導体110と8列の列導体120が示されている。実際には、たとえば、1024×1024以上のメモリセルのアレイを使用することができる。

【0019】 書込み選択スイッチのパンク200は、列 導体120を、電流源700からの列舎込み電流Iy に、または、スイッチ214を介してグランド(アー

50 ス) に選択的に接続する。パンク200に接続される電

5

流源700は、列春込み電流源として機能する。スイッチ212は、列春込み電流源700を、奮込み選択スイッチのパンク200に選択的に接続する。 読出し/音込み選択スイッチのパンク300は、列導体120を、ッチ314を介してグランドに選択的に接続する。 またはスイッチ314を介してグランドに選択的に接続する。 オンク300は、列導体120をセンス増幅器600に接続する。 パンク300に接続される電流源として機能する。 読出し/を、ッチ414を介して読出して機能する。 読出し/を、スチ412を介して行音込み電流Ixに選択的に接続する。パンク400に接続する。パンク400に接続する。パンク400に接続する。パンク400に接続される電流源700は行音込み電流源として機能する。

【0020】1の状態、すなわち逆平行状態をメモリア レイ100内のメモリセル130に숌き込むために、バ ンク200に接続された電流源700から、選択された メモリセル130が配置される列の列導体120に、列 **普込み電流 I yが供給される。同時に、行奮込み電流 I** ェが、選択されたメモリセル130が配置される行の行 導体110に供給される。 **告込み**置流 I ェおよび I y に よって生成される磁界HxおよびHyは合成されて、メ モリセル130の二位状態を0から1に変化させる。0 の状態をメモリセル130に書き込むために、行奪込み 電流Ixが上記のように加えられ、列普込み電流Iy が、パンク300に接続された電流源700から加えら れる。パンク300に接続された電流源700からの杏 込み電流 I yを「- I y」とみなすことができ、パンク 200に接続された電流源700からの普込み電流Ⅰy を「+ I y」とみなすことができる。

【0021】メモリデバイス50の効作中に、奮込み電 流IxおよびIyはメモリアレイ100内に熱を生成す る。さらに、メモリアバイス50内の関連する回路が熱 を生成する。変化する周囲温度とともに、これらの要因 によって、メモリアパイス50の温度が変動するように なる。温度が変化することにより、メモリセル130の 保磁力、それゆえ臨界切替え磁界Hcが、デバイス50 の動作中に変動するようになる。図3に示すメモリデバ イス50では、電流源700が保磁力の変化を補償する ために変動する可変容込み電流Ⅰy、Ⅰxを生成する。 電流源700は、温度センサを含むことができ、また は、電流源700を温度センサに接続することができ る。温度センサは、メモリアレイ100の温度を検知 し、電流源700に出力を与える。温度センサからの出 力はIxおよびIyを調整し、メモリセル130内の保 磁力の変化を補償する。保磁力と温度との間の関係を、 図4を参照して以下に説明する。

【0022】図4は、メモリセル130のための保磁力、すなわち臨界切替え磁界Hc対温度のグラフであ

6

【0023】図5は、メモリセルの抵抗と、メモリセルをプログラムするために用いられる舎込み電流との関係を示す、メモリセル切替え曲線のグラフである。実線は、1および0の状態がメモリセルに舎き込まれる際の室温におけるメモリセルについての相対的な抵抗値を示す。破線は、高温におけるメモリセルについての相対的な抵抗値を示す。破線は、高温におけるメモリセルについての相対的な抵抗値を示す。

【0024】図6は、温度変動に対する音込み電流Iによる補償を示すプロセス図である。普込み電流IはIxまたはIyを表すことができる。構成要素10として記号的に表されている温度センサは、加算装置(または加算器)16において、公称音込み電流14と加算される、補償された電流12を生成するための入力を与える。普込み電流Iの生成については以下でさらに評述する。

【0025】図7は、温度センサ750を含む電流源7 00の一実施形態の概略図である。電流源700は、図 3に示される電流源700のうちの任意のものに対応さ せることができる。電流源700は、温度センサ750 からの出力を用いて、温度センサ750からの出力に応 答して変化する可変電流 I を与える。図 7 では、温度セ ンサ750からの出力は、温度センサ750の両端の電 圧Vである。可変電流Ⅰは、温度センサ750によって 検出されるアレイ100内の温度変動に起因して生じる メモリセル130内の保磁力変動を補償するように変化 する。可変電流Ⅰには、電流源700が行導体に接続さ 40 れるか、列導体に接続されるかに応じて、行告込み電流 Iェまたは列舎込み電流Iyのいずれかを用いることが できる。電流源700は、行導体110または列導体1 20に対応させる(または一致させる)ことができる導 体に接続されるものとして示されている。抵抗R」は、 遊択された行導体110または列導体120の抵抗を示 している。

【0026】また電流源700は、設定公林電流回路760と、出力電流回路770とを含む。設定公称電流回路770とを含む。設定公称電流回路760は、パイアス電圧VBIASを与えるためのプログラマブルデジタルーアナログ変換器(DAC)76

P. 84

2を含む。パイアス電圧VBIASは、抵抗R2を通し てトランジスタ764のエミッタに接続される。温度セ ンサ750は、温度が変化するのに応じて抵抗を変化さ せるn個の能動アバイス(アクティブデバイス)152 を含む。温度センサ750の両端の電圧Vは、トランジ スタ764のペースに接続される。能動デバイス752 の数ヵは、トランジスタ764における電圧Vが、メモ ・リセル130の保磁力の変化を補償するために機能する ように選択される。出力電流回路770は、トランジス タ764のコレクタに流れ込む電流IREFをミラーリ ングして、舎込み電流Iを生成するためのカレントミラ ー774を含む。

【0027】電流源700は以下のように動作する。電 圧Vppが温度センサ150および出力電流回路110 に印加される。DAC762からのパイアス電圧V BIASが、公称動作温度における公称動作電流I REFを設定する。たとえば、選択されたメモリセル1 30に告込みを行うために各込み電流 I が生成されるこ とになる場合には、DAC162によって、低いパイア ス電圧VBIASが生成される。暫込み電流Iを生成す るために電流源100が用いられていない場合には、イ ネーブル制御線740によって、VBIASを高い電圧 値に設定することができる。DAC762はコントロー ラ52 (図3を参照) に接続されることができ、選択さ れたメモリセル130に奢込みが行われるときに、コン トローラ52からコマンドを受信することができる。D AC762は、メモリアレイ100内の温度変動を補償 するためにVBIASを変更するようにプログラムされ る必要はない。代わりに、VBIASを、メモリアレイ が所定の公称温度であるときに、選択されたメモリセル 130をプログラムするのに適するように選択される [REFのための公称値を生成するように設定することが できる。トランジスタ764のペースにおいて検知され る温度センサ750の両端の出力電圧Vが、メモリアレ イ100の現在の温度にしたがって公称IREFを調整 する。その後、カレントミラー174において電流Ⅰ REFに対するミラー電流が生成され、導体110また は120に睿込み電流Iとして加えられる。電流 I RBFを適切に調整するために、温度センサ750の両 端の電圧Vは、メモリアレイ100の湿度が変動する際 40 に、メモリセル130の保磁力の変化にしたがって変化 する。

【0028】上記の実施形態では、トランジスタ764 は、電流IREFを調整する制御要素として動作する。 トランジスタ764は、IREFを調整するためにペー スーエミッタ間電圧VBE(すなわち、VBE「O N」)を使用する三端子デバイスとして示されている。 しかしながら、他の制御要弦を用いることもできる。 【0029】上記の実施形態によれば、電圧Vの作用に よって、沓込み電流Iがメモリアレイ100内の温度変

動を自動的に補償する。それゆえ、香込み電流源700 を較正するために、メモリデバイス50の動作を停止す る必要はない。さらに、舎込み電流Iを調整するために 用いられるアレイ100の温度は、メモリセル130の 現在の温度である。

【0030】温度センサ750の両端の電圧Vを、温度 センサ750に対する能動デバイス752(このデバイ スは、ある既知の特性を有する)の数nを適切に選択す ることにより、メモリセル130の保磁力の変化に応じ て変化するように構成することができる。能動デバイス 752の数nの選択について以下で説明する。

【0031】図7では、能動デバイス752はダイオー ドとして示されている。ダイオードの両端の電圧VBE は、式(1)にしたがって変化することがわかってい る。

【数1】

(5)

$$\frac{\partial V_{BB}}{\partial T} = k_1 \frac{mV}{C} \tag{1}$$

ただし、VBEはダイオードの両端の電圧(VBB「O N」) であり、klはダイオードの特性に依存する定数 である。

【0032】一実施形態では、シリコンVBEダイオー ドの場合に、k1=-2である。抵抗R2には、たとえ ば薄膜抵抗を用いることができる。薄膜抵抗は式 (2) にしたがって変動することがわかっている。

【数2】

$$\frac{\partial R}{R \cdot \partial T} = k_2 \frac{ppm}{C}$$
 (2)

ただし、k2は薄膜抵抗を製造するために用いられる材 料およびプロセスに依存する定数である。

【0033】一寒施形態では、薄膜抵抗R2について、 k2=1500である。図7から、n個のダイオード間 の電圧降下Vは以下のとおりである。

(3) $V = n \cdot V BE$

【0034】電ボIREFは、カレントミラーによって 生成されるような電流 I に基本的に等しい。すなわち、 【数3】

$$I_{RF} \subseteq I \tag{4}$$

である。

【0035】それゆえ、IREFは以下のように表すこ とができる。

【数4】

$$I_{REF} = I = \frac{(n-1) \cdot V_{RE} - V_{RMS}}{R_2}$$
 (5)

ただし、VBIASはDAC762によって供給される バイアス電圧である。

【0036】それゆえ、温度Tに対する電流Iの変化は

特開2003-173672

10

9 以下のように表すことができる。

$$\frac{\partial I}{\partial T} = \left[\frac{(n-1)}{R_2} \frac{\partial V_{RS}}{\partial T} \right] - \left[\frac{(n-1) \cdot V_{RS} - V_{RLAS}}{R_2} \right] \cdot \frac{\partial R_2}{R_2 \cdot \partial T}$$
 (6)

*【数5】

【0037】アレイ100の温度Tに対する電流Iの変化率を、温度Tに対するメモリセル130の保磁力、すなわちHcの変化率の実験的な測定値によって決定することができる。図4は、アレイ100について0I/0Tを計算するために用いることができる、保磁力対温度データの一例である。

【0038】一旦、保磁力の変化率が決定されたなら、必要とされる舎込み電流の変化率 3 I / 3 Tを計算することができる。必要とされる舎込み電流 I の変化とメモリセル 130の保磁力の変化との間の較正係数も、実験データによって決定することができる。それゆえ、能動デバイスの数 n は、式 (6) を用いて求めることができる。

【0039】温度センサ750において、適切な数1の能動デバイス752を用いることにより、温度センサ750は、適切な出力電圧Vを、設定公称電流回路760に与える。それゆえ、設定公称電流回路760によって、香込み電流1が、メモリアレイ100内の温度変動によって引き起こされる保磁力変動を補償するために直ちに調整されるようにすることができる。

【0040】温度センサ750は、メモリセル130の 温度を検出することができるメモリデバイス50のどこ にでも配置することができる。有利なことに、温度セン サ750を、メモリアレイ100の下に配置することが できる。たとえば、メモリアパイス50は半導体基板 (図示せず)を含むことができ、温度センサ750は、 メモリセル130の近辺の基板上に配置することがで き、あるいは、基板にわたっての温度が比較的一様な場 合には他の場所に配置することができる。図3を参照す ると、各電流源700は個別の温度センサ750を含む ことができ、または、共通の温度センサ750を、電流 源700のうちの2つ以上に接続することができる。ア レイ100の温度をアレイ100にわたって比較的一様 にすることができ(または、そのような場合があり)、 温度センサ150を、電流源100の一部として一体化 することができる。それゆえ、温度センサをメモリセル 40 130に近接して配置する必要はない。

【0041】上記の説明は、メモリセル130ついての保磁力対温度の関数が、図4に示されるように、水平な線について対称であるものと仮定している。平行一逆平行および逆平行一平行切替え関数が、温度変動に対して非対称である場合には、電流源700は、選択されたメモリセル130に含き込まれることになる状態に応じて変化するパイアス電圧VBIASを用いることができ

【0042】図7では、能動デバイス752はVBEダ

イオードとして示されている。そのダイオードは、アレイ100の温度を、電流源700によって用いるための出力に変換するための変換器として動作する。ダイオードに加えて、温度が変化するとともに抵抗が変化する他の能動デバイスを変換器として用いることもできる。別の変換器デバイスの例には、サーミスタ、ツェナーダイオードおよび薄膜抵抗が含まれる。これらのデバイスは、電流源700への出力を与えるために、単独で、あるいは他の温度検知変換器デバイスとともに用いることができる。

【0043】図8は温度センサ850を有する代替的な電流源800を示す。電流源800は、図3に示される電流源700の任意のものの代わりに用いることができる。電流源800は、温度センサ850からの出力を用いて、温度センサ850からの出力に応答する可変電流 Iを与える。図8では、温度センサからの出力は、温度センサ850の両端の電圧Vである。可変電流Iには、行書込み電流Ixあるいは列音込み電流Iyのいずれかを用いることができる。

【0044】電流源800は、設定公称電流回路860 と、出力電流回路870とを含む。設定公称電流回路8 60は、バイアス電圧VBIASを与えるためのプログ ラマブル(すなわち、プログラム可能な)DAC862 を含む。パイアス電圧VBIASは、抵抗R2を介し て、トランジスタ864のコレクタに接続される。温度 センサ850は、アレイの温度が変化するのに応じて抵 抗が変化するn個の能効デバイス852を含む。数nの 選択については、詳細に後述する。温度センサ850の 両端の電圧Vは、トランジスタ制御要案764のペース に接続され、温度が変動するのに応じてIRBFを調整 するように動作する。出力電流回路870は、トランジ スタ864のエミッタから流れ出る電流IREFのミラ 一電流を生成するためのカレントミラー874を含む。 【0045】電流源800は以下のように動作する。電 圧VDDが温度センサ850に印加される。VAの電圧 が導体110、120に印加される。ここで、VAに は、低流源800がメモリアバイス50においていかに 用いられるかに応じて、VDDあるいはVDD/2のい ずれかを用いることができる。

【0046】DAC862からのパイアス電圧VBIASは、電圧VDDが容込み電流Iを生成するために用いられることになるか否かを決定する。普込み電流Iを生成するために電流源800が用いられていない場合には、VBIASを、イネーブル制御線840によって高電圧値に設定することができる。DAC862は、コントローラ52(図3を参照)に接続されることがで

11

き、選択されたメモリセル130に脅き込むときに、コ ントローラ52からコマンドを受信することができる。 DAC862を、メモリアレイ100内の温度変動を補 償するためにVBIASを変化させるようにプログラム する必要はない。代わりに、VBIASを、電流I REPのための公称値を生成するように設定することが できる。トランジスタ864のペースにおいて検知され る、温度センサ850の両端の出力電圧Vは、メモリア レイ100の現在の温度にしたがってIREFを調整す る。その後、カレントミラー814において電流I REFに対するミラー電流が生成される。

【0047】上記の実施形態では、トランジスタ864 は、温度変動を補償するために電流IREFを調整する 制御要素として動作する。トランジスタ864は、ペー スーエミッタ間VBE電圧(すなわち、VBE「O N」)をIREFを調整するために用いる三端子デバイ スとして示されている。しかしながら、他の制御要素を 用いることもできる。

$$\frac{\partial I}{\partial T} = \frac{(V_{RMS} - V_{DD})}{R_2^2} \cdot \frac{\partial R_2}{\partial T} + \frac{(n-1)}{R_2} \cdot \frac{\partial V_{RS}}{\partial T} - \frac{(n-1) \cdot V_{RS}}{R_2^2} \cdot \frac{\partial R_2}{\partial T}$$
(10)

10

(7)

【0052】 aI/aTは以下のように含き直すことが できる。

$$\frac{\partial I}{\partial T} = \frac{(V_{DD} - V_{BUS})}{R_2} \cdot \frac{\partial R_2}{R_2 \partial T} - \frac{(n-1)}{R_2} \cdot V_{BS} \cdot \frac{\partial R_2}{R_2 \partial T} + \frac{(n-1)}{R_2} \cdot \frac{\partial V_{BS}}{\partial T}$$
(11)

【0053】これらの式から、能動デパイス852の数 nは、能動デバイス852および抵抗R2についての実 験データおよび既知の特性を用いて計算することができ る。

【0054】図9は、図3に示されるメモリデバイス5 0内のメモリアレイ100についての舎込み動作を示す 簡略化した図である。図9に示される套込み構成におい ては、電流源700および800のうちのいずれかを用 いることができる。図9では、アレイ100内の左側に あるメモリセル130は、二値状態のうちの1を有する ようにプログラムされ、右側にあるメモリセル130は 二値状態のうちの0を有するようにプログラムされる。 スイッチパンク200、300、400および500、 ならびに図3からの他の構成要素は図9には示されてい 40 ない。

【0055】アレイ100をプログラムするために会込 み電流源100が用いられる場合には、グランド電位の 電圧VAを用いることができる。アレイ100をプログ ラムするために杏込み電流源800が用いられる場合に は、図7および図8に示すように、原体110、120 にVDDの電圧が印加される。電圧VDDを、図8に示 すように、アレイ100の側面の、電流源800の場所 とは反対側において、行導体110または列導体120 に印加することができる。

*【0048】 能動デパイス852の数nを以下のように 選択することができる。図8から以下の式が得られる。 【数6】

$$\dot{V} = V_{DD} - \pi \cdot V_{BB} \tag{7}$$

【0049】Iは以下の式により計算することができ

【数7】

$$I = \frac{V_{RLAS} - (V + V_{RE})}{R_{A}} \tag{8}$$

【0050】それゆえ、以下の式が成り立つ。

$$I = \frac{V_{BIAS} - V_{DD} + (n-1) \cdot V_{BH}}{R_2}$$
 (9)

【0051】温度に対する電流の変化は以下のように表 すことができる。

(10)

【0056】図10は、メモリアレイ100についての 代替的な哲込み動作を示す簡略化した図である。図10 では、行舎込み電流Ixを生成するために、電流源70 0または800のうちのいずれかを用いることができ る。二値状態のうちの1を含き込むために、電流源70 0を用いて、列告込み電流 I yを生成することができ、 二値状態のうちの0を容き込むために、電流源800を 用いることができる。列導体120に対する電流源70 〇および800の選択的な接続は、スイッチ140によ って塗成することができる。

【0057】図10の概略図では、スイッチ140に接 続される電流源700、800は、共通の温度センサと の接続を共有できることが有利である。この特徴は、ア レイ100内の導体に電流源700、800を接続する スイッチの数を低減する。

【0058】図11は、メモリデパイス50の選択され たメモリセル130をプログラムするための舎込み電流 Iを生成するための方法を示す流れ図である。その方法 を、図7に示した電流源700を参照して説明する。し かしながら、その方法は、図8に示される電流源800 を用いて普込み電流Iを生成するためにも適合するもの である。恋込み電流Iを、哲込み電流IxまたはIyと して用いることができる。

【0059】ステップS10では、温度センサ750に

(8)

13

電圧が印加され、ステップS12では、電流源700に 電圧が印加される。温度センサ750および電流源70 0が図7に示されるように共通の電圧VDDに接続される場合には、電圧の印加を同時に行うことができる。図7に示す実施形態では、電圧VDDは、温度センサ750と出力電流回路770の両方に印加される。温度センサ750と出力電流回路770(または、電流源700)に印加される電圧を、メモリデバイス50の動作中に継続的に印加することができる。電流源700の出力は、選択された行導体あるいは列導体の一方の側に接続され、グランド電位はその選択された導体の他方の側に印加される。

【0060】ステップS14では、杏込み動作がDAC762によって許可される(すなわち、イネーブルにされる)。コントローラ52(図3を参照)は、DAC762に、舎込み電流 I が電流源700によって生成されることになることを示す信号を送信することにより、舎込み動作を許可することができる。その後、DAC762は、VBIASを設定して、IREFがトランジスタ制御要深764のコレクタに流れ込むようにすることができる。電流 I および IREFは、舎込み動作を許可する結果として流れる。舎込み電流 I は、基準電流 IREFをミラーリングすることにより(ミラー電流として)生成される。

【0061】ステップS16では、温度センサ750が、制御要素764に出力電圧Vを与える。電圧VDDが、メモリアバイス50の動作中に温度センサ750に継続的に印加される場合には、電圧Vがトランジスタ764のペースにおいて保持されるであろう。また出力電圧Vは、メモリアレイ100の温度が変動する際に、連 30 続的に変化するであろう。

【0062】ステップS18では、舎込み電流Iが、トランジスタ764において受け取られる電圧Vにしたがって調整される。舎込み電流Iは、出力電圧Vがトランジスタ制御要素764を介してIREFに影響を及ぼすことにより調整される。このプロセスは個別のステップとして示されているが、実際には、温度センサ750からの出力電圧Vは舎込み電流Iを連続的に調整するであろう。なぜなら、能動デバイス752の抵抗値がアレイの温度とともに連続的に変動することになるためである。

【0063】選択されたメモリセル130をブログラムするために、IxおよびIyとすることができる2つの沓込み電流Iがそれぞれ行導体110および列導体120に沿って加えられる。上記の方法を用いて、IxおよびIyの両方を生成することができる。

【0064】

香込み電流 I を生成するための上記の方法 によれば、温度センサ 750は、メモリアレイ100内 の温度変動を補償するために、

香込み電流 I が連続して 調整されるようにする。それゆえ、その方法は、

香込み

50 14

回路を較正するために、メモリデバイス50の動作を停止する必要はない。 普込み動作が許可されると、普込み 電流 I は、メモリアレイ100内の温度変動を補償する ように自動的に調整される。

【0065】さらに別の利点として、アレイの温度の変動に対して電流源700を較正するために、春込み回路をプログラムし直す必要がない。一旦、温度センサ750が、メモリセル130の保磁力の変化を補償するように構成されたなら、メモリデバイス50は、較正することなく動作することができる。さらに、この方法によれば、現在の温度値を用いて、春込み電流1を調整できるようになる。

【0066】図3に示すセンス増幅器600は、メモリアパイス50内のメモリセル130の二値状態を検出するためのセンシングアパイスの一例である。実際には、たとえば、トランスインピーダンスセンス増幅器(trans-impedance sense amplifier)、電荷注入センス増幅器(charge-injection sense amplifier)、差動センス増幅器、あるいはアジタル差動センス増幅器のような他のセンシングデパイスを用いることもできる。メモリセル130の二値状態を読み取るために、1つのセンス増幅器600が図3に示されている。実際には、メモリアレイに、さらに多くのセンシングアパイスを接続することができる。たとえば、メモリアレイ内の各列導体に対して1つの増幅器を設けることができる。

【0067】メモリアレイ内に0および1の状態を舎き込むための電流に関する取り決めは自由であり、メモリデバイス50の任意の所設の用途に適合するように割り当て直すことができる。

【0068】メモリアレイ100において用いられるメモリセル130には、舎込み電流に応答する任意のタイプのメモリセルを用いることができる。たとえば、巨大磁気抵抗(GMR)デバイス、磁気トンネル接合(MTJ)および他のタイプのメモリセルのようなメモリセルを、メモリアレイ100において用いることができる。【0069】メモリデバイス50は、幅広い用途において用いられることができる。1つの用途は、MRAM記憶モジュールを有するコンピューティングデバイスである。MRAM記憶モジュールは、長期記憶のために1つあるいは複数のMRAMメモリアレイを含む場合がある。

【0070】MRAM記憶モジュールは、ラップトップ コンピュータ、パーソナルコンピュータおよびサーバの ような装置に使用することができる。

【0071】上記の実施形態による温度補償型電圧源を、メモリアレイとともに用いることもできる。

【0072】メモリデバイス50を典型的な実施形態を 参照して説明したが、多くの変更形態が当業者には容易 に明らかであり、本開示はそのような変形形態を網羅す ることを意図している。 (9)

15

【0073】以下においては、本発明の種々の構成要件 の組み合わせからなる例示的な実施感様を示す。

1. メモリデパイス (50) であって、メモリアレイ (100) と、第1の電流源(700、800)と、第 2の電流源(700、800)とを備え、前記メモリア レイ(100)は、基板と、該基板上に配置されるメモ リセル (130) のアレイ (100) と、前記メモリセ ル (130) に結合される複数の第1の導体 (110) と、前記メモリセル(130)に結合される複数の第2 の導体 (120) とを備え、前記第1の導体 (110) は前記第2の導体(120)と前記メモリセル(13 0) において交差し、前記第1の電流源(700、80 0) は、前記第1の導体(110)に選択的に結合さ れ、選択された第1の導体(110)に第1の奮込み電 流を与えることが可能であり、前記第1の電流源は、前 記メモリアレイ (100) の温度を検知するために配置 される第1の温度センサ(750、850)を備え、前 記第1の温度センサ(750、850)は、前記第1の **杏込み電流を調整し、前記メモリアレイ(100)内の** 温度変動を補償するための出力を与え、前記第2の電流 源(700、800)は、前記第2の導体(120)に 選択的に結合されることからなる、メモリデバイス。 2. 前記第1の温度センサ(750、850)は、温度 とともに変動する抵抗を有する複数の能動デバイス(7 52、852)を含む、上項1に記載のメモリデバイ

- 52、852)を含む、上項1に記載のメモリデバイス。
 3. 前記第1の温度センサ(750、850)は、前記第1の電流源(700、800)の制御要楽(764、864)に結合される、上項1に記載のメモリデバイ
- ス。 4. 前記制御要素(764、864)は基準電流の流れ を制御する、上項3に記載のメモリデバイス。
- 5. 前記電流源 (700、800) は、前記基準電流から前記第1の舎込み電流を生成する、上項7に記載のメモリデバイス。
- 6. 前記第1の温度センサ(750、850)は、第1 の香込み電流が生成される間に前記出力を与える、上項 1に記載のメモリデバイス。
- 7. 前記第2の電流源(700、800)は、前記メモリアレイ(100)の温度を検知するために配置される第2の温度センサ(750、850)を備え、前記第2の温度センサ(750、850)は、前記第2の電流源(700、800)によって生成される第2の客込み電流を調整し、前記メモリアレイ(100)内の温度変動を補償するための出力を与える、上項1に記載のメモリアバイス。
- 8. メモリデバイス (50) において密込み電流を生成 する方法であって、前記メモリデバイス (50) は、メ モリセル (130) のアレイ (100) と、前記メモリ セル (130) に結合される複数の第1の導体と、前記 ⁵⁰

16

メモリセル (130) に結合される複数の第2の導体 (120) と、少なくとも1つの温度センサ (750、850) を有する少なくとも1つの電流源 (700、800) とを備え、前記方法は、普込み電流が前記第1の 連体 (110) のうちの1つに流れることができるようにするステップと、前記電流源 (700、800) の前 記温度センサ (750、850) からの出力を受け取るステップと、前記温度センサ (750、850) からの前記出力を用いて、前記舎込み電流を生成するステップ 6む、方法。

9. 前記温度センサ (750、850)からの出力を受け取る前記ステップは、前記電流源 (700、800)の制御要素 (764、864)において、前記温度センサ (750、850)の電圧を受け取るステップを含む、上項8に記載の方法。10. 前記書込み電流を生成する前記ステップは、前記書込み電流が生成される間に、該書込み電流を調整するステップを含む、上項8に記載の方法。

【0074】本発明のメモリデバイス(50)は、基板を有 するメモリアレイ(100)、基板上に配置されたメモリセ ル(130)のアレイ、メモリセルに結合された行導体(11 0)、メモリセル(130)に結合された列導体(120)を備え る。メモリデバイス(50)は、また、メモリアレイ(100) の温度変化に応答する可変の春込み電流を生成する電流 源(700,800)を備える。可変の春込み箆流は、アレイの 温度が変化するに従い変化するメモリセル(130)の保持 力の変化を調整するように生成される。電流源(700,80 0)は、舎込み電流を正確に調整することができるように するために、電流センサに対して連続的かつ即時に出力 を提供する温度センサ(750,850)を備えることができ る。メモリデバイス(50)の動作を停止して電流源を較正 する必要はない。さらに、電流源(700,800)は、舎込み 低流を正確に調整することができる。なぜなら、出力を 生成するために温度センサによって使用される温度を、 **香込み電流の生成と同時に取得することができるからで** ある。

[0075]

【発明の効果】本発明によれば、過度に複雑にすることなく、メモリアレイ内の保磁力の変化を正確に補償することができるメモリデバイスを実現することができる。 【図面の簡単な説明】

- 【図1】従来のメモリアレイを示す図である。
- 【図2】従来のメモリセルの二値状態を示す図である。
- 【図3】メモリデバイスの一実施形態の概略図である。
- 【図4】メモリセルについての、保磁力、すなわち臨界 切替え電流対温度のグラフである。
- 【図5】メモリセル切替え曲線を示す図である。
- 【図 6 】 温度変動に対する含込み電流による補償を示す プロセス図である。
- 【図7】第1の実施形態による電流源の概略図である。

18

17

【図8】第2の実施形態による電流源の概略図である。

【図9】図3に示すメモリアレイについての容込み動作を示す概略図である。

【図10】図3に示すメモリアレイについての代替の許込み動作を示す概略図である。

【図11】 書込み電流を生成するための方法を示す流れ図である。

【符号の説明】

*50 メモリデバイス

100 メモリアレイ


110 行導体


120 列導体

130 メモリセル

700、800 電流源

750、850 温度センサ





(12)

フロントページの続き

(72)発明者 マノイ・ケイ・パッタチャーヤ アメリカ合衆国カリフォルニア州95014, クパチーノ, パーム・アベニュー・22434

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.